如果採用，此提交將修改說明文件

timmy61109 · timmy61109 · commit e590820f14f2 · 2019-08-26T22:28:52.000+08:00
修改項目:
diff --git a/README.md b/README.md
@@ -1,3 +1,6 @@
 Learn VHDL
 ===
-使用Altera Cyclone V SoC Kit學習使用FPGA與VHDL的過程檔案。
+使用Altera Cyclone V SoC Kit和Altera Cyclone III DE0學習使用FPGA與VHDL的過程檔案。
+使用的晶片:
+* Altera Cyclone V SoC Kit:5CSXFC6D6F31C8NES
+* Altera Cyclone III DE0:EP3C16F484C6N
