Skip to content

Commit 366af90

Browse files
committed
如果採用,此提交將更新README.md
修改項目: 模組: 議題
1 parent d698b09 commit 366af90

1 file changed

Lines changed: 2 additions & 2 deletions

File tree

README.md

Lines changed: 2 additions & 2 deletions
Original file line numberDiff line numberDiff line change
@@ -1,13 +1,13 @@
11
# 數位邏輯設計
22
使用Verilog、SystemVerilog與VHDL學習數位邏輯設計,並通過Altera Cyclone V SoC Kit、Altera Cyclone III DE0與Xilinx實作與學習,將參考以下書籍:
33

4-
- 《數位邏輯實習 FPGA篇》,Digital Logic Practice
4+
- 《數位邏輯實習 FPGA篇》,Digital Logic Practice by FPGA
55
- 《Verilog硬體描述語言實務 第二版》,VerilogHDL Practice TWOTH EDITION
66
- 《VHDL數位邏輯設計入門實務》,VHDL Digital Logic Design Practice
77
- 《數位邏輯設計 第六版》,Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog SIXTH EDITION
88
- 《軟核心處理器設計 從ARM9到FPGA》
99

10-
依序將不同的書籍內的範例製作出來,並將問題與過程紀錄。
10+
依序將不同的書籍內的範例製作出來,並將問題與過程紀錄,以及該書籍的相關[檔案下載](https://drive.google.com/drive/folders/1AohDcrRu37FK9o0uxK_jb0OreTGIpofw)
1111

1212

1313
# 目錄

0 commit comments

Comments
 (0)