Skip to content

Commit 4df7881

Browse files
committed
如果採用,此提交將更新說明
修改項目: 模組: 議題
1 parent 17b57b9 commit 4df7881

1 file changed

Lines changed: 4 additions & 4 deletions

File tree

README.md

Lines changed: 4 additions & 4 deletions
Original file line numberDiff line numberDiff line change
@@ -1,9 +1,9 @@
11
# 數位邏輯設計
22
使用Verilog、SystemVerilog與VHDL學習數位邏輯設計,並通過Altera Cyclone V SoC Kit、Altera Cyclone III DE0與Xilinx實作與學習,將參考以下書籍:
33

4-
- 數位邏輯實習 FPGA篇
5-
- Verilog數位邏輯設計入門實務
6-
- VHDL數位邏輯設計入門實務
4+
- 數位邏輯實習 FPGA篇
5+
- 《Verilog硬體描述語言實務 第二版》
6+
- VHDL數位邏輯設計入門實務》,
77
- 《數位邏輯設計 第六版》,Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog SIXTH EDITION
88

99
依序將不同的書籍內的範例製作出來,並將問題與過程紀錄。
@@ -36,7 +36,7 @@
3636

3737
- Altera Cyclone V SoC Kit:5CSXFC6D6F31C8NES
3838
- Altera Cyclone III DE0:EP3C16F484C6N
39-
- Xilinx
39+
- Xilinx EGO1 XC7A35TCSG324-1
4040

4141
軟體:
4242

0 commit comments

Comments
 (0)