Skip to content

Commit 264d96e

Browse files
committed
如果採用,此提交將統一修改說明文件
修改項目:
1 parent 7f5428d commit 264d96e

1 file changed

Lines changed: 1 addition & 1 deletion

File tree

README.md

Lines changed: 1 addition & 1 deletion
Original file line numberDiff line numberDiff line change
@@ -1,3 +1,3 @@
11
Learn VHDL
22
===
3-
使用Altera DE0與Altera Cyclone V SoC Kit學習使用FPGA與VHDL的過程檔案。
3+
使用Altera Cyclone V SoC Kit學習使用FPGA與VHDL的過程檔案。

0 commit comments

Comments
 (0)